集成電路通常制作在半導(dǎo)體襯底材料上,集成電路的基本元件是依據(jù)半導(dǎo)體特性構(gòu)成
制造源、漏極與制造柵極采用兩次掩膜步驟,不容易對齊
特征尺寸不斷縮小、增大芯片面積及單元結(jié)構(gòu)的改進(jìn)。
從芯片外延和掩膜制作,光刻,材料淀積和刻蝕,雜質(zhì)擴(kuò)散或注入,到滑片封裝的全過程。
切片決定了硅片的四個重要參數(shù):晶向、厚度、斜度、翹度和平行度。
A.可測性設(shè)計(jì)就是在設(shè)計(jì)階段考慮測試因素,犧牲一部分芯片面積換得測試的容易化 B.可測性設(shè)計(jì)使用自動生成工具(ATPG),易于生成故障覆蓋率高的測試模式 C.可測性設(shè)計(jì)由于增加了設(shè)計(jì)負(fù)荷,將一定導(dǎo)致芯片整體開發(fā)成本的增加 D.可觀察性與可控制性是衡量可測性設(shè)計(jì)的兩個尺度