數(shù)字電路與邏輯設(shè)計章節(jié)練習(xí)(2020.06.04)

單項選擇題
下列四種類型的邏輯門中，可以用（）實現(xiàn)三種基本運(yùn)算。
A.與門
B.或門
C.非門
D.與非門
問答題
已知函數(shù)用卡諾圖求：
答案：
問答題
分別畫出JK和D觸發(fā)器的電路符號圖，并分別畫出將JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器以及將D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器的電路連接圖。
答案：
JK和D觸發(fā)器的電路符號圖如下圖所示，JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器以及將觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器的電路連接圖也如下圖所示。
問答題
把下列的數(shù)字寫成按權(quán)展開的形式：
答案：
根據(jù)常見的十進(jìn)制數(shù)的表示方法，很容易寫出其它進(jìn)制數(shù)的按權(quán)展開形式
問答題
簡述鐘控RS觸發(fā)器的特性方程。
答案：
單項選擇題
一塊數(shù)據(jù)選擇器有三個地址輸入端，則它的數(shù)據(jù)輸入端應(yīng)有（）
A.3
B.6
C.8
D.1
問答題
用一片集成3線-8線譯碼器CT74138和必要的門電路設(shè)計一個運(yùn)算電路，當(dāng)K＝1時，實現(xiàn)一位全加器；當(dāng)K＝0時，實現(xiàn)一位全減器。
答案：
問答題
試述FPGA的基本結(jié)構(gòu)。
答案：與PLD器件采用的與或陣列加上輸出邏輯單元的結(jié)構(gòu)不同，F(xiàn)PGA電路由若干獨(dú)立的可編程邏輯模塊組成，用戶通過編程將這些模塊...
單項選擇題
與非門的兩個輸入端為下列哪一種時，其輸出為0？（）
A.1，l
B.1，0
C.0，1
D.0，0
多項選擇題
一個邏輯函數(shù)可以用如下哪些形式來表示？（）
A.狀態(tài)表
B.真值表
C.卡諾圖
D.電路圖

首頁

題庫

網(wǎng)課

在線模考

桌面端

數(shù)字電路與邏輯設(shè)計章節(jié)練習(xí)(2020.06.04)

下列四種類型的邏輯門中，可以用（）實現(xiàn)三種基本運(yùn)算。

已知函數(shù)用卡諾圖求：

分別畫出JK和D觸發(fā)器的電路符號圖，并分別畫出將JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器以及將D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器的電路連接圖。

把下列的數(shù)字寫成按權(quán)展開的形式：

簡述鐘控RS觸發(fā)器的特性方程。

一塊數(shù)據(jù)選擇器有三個地址輸入端，則它的數(shù)據(jù)輸入端應(yīng)有（）

用一片集成3線-8線譯碼器CT74138和必要的門電路設(shè)計一個運(yùn)算電路，當(dāng)K＝1時，實現(xiàn)一位全加器；當(dāng)K＝0時，實現(xiàn)一位全減器。

試述FPGA的基本結(jié)構(gòu)。

與非門的兩個輸入端為下列哪一種時，其輸出為0？（）

一個邏輯函數(shù)可以用如下哪些形式來表示？（）

數(shù)字電路與邏輯設(shè)計章節(jié)練習(xí)(2020.06.04)

下列四種類型的邏輯門中，可以用（）實現(xiàn)三種基本運(yùn)算。

已知函數(shù)用卡諾圖求：

分別畫出JK和D觸發(fā)器的電路符號圖，并分別畫出將JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器以及將D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器的電路連接圖。

把下列的數(shù)字寫成按權(quán)展開的形式：

簡述鐘控RS觸發(fā)器的特性方程。

一塊數(shù)據(jù)選擇器有三個地址輸入端，則它的數(shù)據(jù)輸入端應(yīng)有（）

用一片集成3線-8線譯碼器CT74138和必要的門電路設(shè)計一個運(yùn)算電路，當(dāng)K＝1時，實現(xiàn)一位全加器；當(dāng)K＝0時，實現(xiàn)一位全減器。

試述FPGA的基本結(jié)構(gòu)。

與非門的兩個輸入端為下列哪一種時，其輸出為0？（）

一個邏輯函數(shù)可以用如下哪些形式來表示？（）

下列四種類型的邏輯門中，可以用（）實現(xiàn)三種基本運(yùn)算。

分別畫出JK和D觸發(fā)器的電路符號圖，并分別畫出將JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器以及將D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器的電路連接圖。

一塊數(shù)據(jù)選擇器有三個地址輸入端，則它的數(shù)據(jù)輸入端應(yīng)有（）

用一片集成3線-8線譯碼器CT74138和必要的門電路設(shè)計一個運(yùn)算電路，當(dāng)K＝1時，實現(xiàn)一位全加器；當(dāng)K＝0時，實現(xiàn)一位全減器。

試述FPGA的基本結(jié)構(gòu)。

與非門的兩個輸入端為下列哪一種時，其輸出為0？（）

一個邏輯函數(shù)可以用如下哪些形式來表示？（）