數(shù)字邏輯章節(jié)練習(xí)(2020.06.01)

問答題
簡述大規(guī)模數(shù)字邏輯電路設(shè)計(jì)中的自下而上設(shè)計(jì)方法流程。
答案：根據(jù)系統(tǒng)對硬件的要求，詳細(xì)編制技術(shù)要求，并畫出所需設(shè)計(jì)系統(tǒng)的設(shè)計(jì)流程圖；具體電路的設(shè)計(jì)，此時(shí)各功能模塊電路單獨(dú)進(jìn)行設(shè)計(jì)、...
單項(xiàng)選擇題
能實(shí)現(xiàn)從多個(gè)輸入端中選出一路作為輸出的電路稱為（）
A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)選擇器
D.譯碼器
問答題
某函數(shù)的卡諾圖如圖所示（1）若b=a，當(dāng)a取何值時(shí)能得到最簡的“與-或”表達(dá)式？（2） a和b各取何值時(shí)能得到最簡的“與-或”表達(dá)式？
答案：
問答題
圖所示是一個(gè)由兩臺水泵向水池供水的系統(tǒng)。水池中安置了A、B、C三個(gè)水位傳感器。當(dāng)水池水位低于C點(diǎn)時(shí)，兩臺水泵同時(shí)供水。當(dāng)水池水位低于B點(diǎn)且高于C點(diǎn)時(shí)，由水泵M1單獨(dú)供水。當(dāng)水池水位低于A點(diǎn)且高于B點(diǎn)時(shí)，由水泵M2單獨(dú)供水。當(dāng)水池水位高于A點(diǎn)時(shí)，兩臺水泵都停止供水。試設(shè)計(jì)一個(gè)水泵控制電路。要求電路盡可能簡單。
答案：設(shè)水位低于傳感器時(shí)，水位傳感器的輸出為1，水位高于傳感器時(shí)，水位傳感器的輸出為0。
首先根據(jù)所給問題列出真值表...
問答題
試寫出一位全加器的VHDL程序，其結(jié)構(gòu)體用行為描述法寫。
答案：
填空題
將一個(gè)包含有16384個(gè)基本單元的存儲電路設(shè)計(jì)設(shè)計(jì)成8位為一個(gè)字節(jié)的ROM，該ROM有（）個(gè)地址，（）個(gè)數(shù)據(jù)讀出線。
答案：2048；8
問答題
試用74LS153雙4選一的數(shù)據(jù)選擇器構(gòu)成1片16選一的數(shù)據(jù)選擇器。
答案：
單項(xiàng)選擇題
（）的輸出端可直接相連，實(shí)現(xiàn)線與邏輯功能。
A.A
B.B
C.C
D.D
填空題
譯碼器的邏輯功能是把輸入的二進(jìn)制代碼譯成對應(yīng)的（）。
答案：狀態(tài)信息
問答題
試比較并聯(lián)比較型、逐次逼近型和雙積分型三種ADC的主要優(yōu)點(diǎn)和缺點(diǎn)，指出它們各自在什么場合下采用？
答案：并聯(lián)比較型速度最快，但價(jià)格也最高；雙積分型精度最高，轉(zhuǎn)換速度最慢；逐次逼近型速度和精度比較適中。
在需要高速采...

首頁

題庫

網(wǎng)課

在線模考

桌面端

數(shù)字邏輯章節(jié)練習(xí)(2020.06.01)

簡述大規(guī)模數(shù)字邏輯電路設(shè)計(jì)中的自下而上設(shè)計(jì)方法流程。

能實(shí)現(xiàn)從多個(gè)輸入端中選出一路作為輸出的電路稱為（）

某函數(shù)的卡諾圖如圖所示（1）若b=a，當(dāng)a取何值時(shí)能得到最簡的“與-或”表達(dá)式？（2） a和b各取何值時(shí)能得到最簡的“與-或”表達(dá)式？

試寫出一位全加器的VHDL程序，其結(jié)構(gòu)體用行為描述法寫。

將一個(gè)包含有16384個(gè)基本單元的存儲電路設(shè)計(jì)設(shè)計(jì)成8位為一個(gè)字節(jié)的ROM，該ROM有（）個(gè)地址，（）個(gè)數(shù)據(jù)讀出線。

試用74LS153雙4選一的數(shù)據(jù)選擇器構(gòu)成1片16選一的數(shù)據(jù)選擇器。

（）的輸出端可直接相連，實(shí)現(xiàn)線與邏輯功能。

譯碼器的邏輯功能是把輸入的二進(jìn)制代碼譯成對應(yīng)的（）。

試比較并聯(lián)比較型、逐次逼近型和雙積分型三種ADC的主要優(yōu)點(diǎn)和缺點(diǎn)，指出它們各自在什么場合下采用？

數(shù)字邏輯章節(jié)練習(xí)(2020.06.01)

簡述大規(guī)模數(shù)字邏輯電路設(shè)計(jì)中的自下而上設(shè)計(jì)方法流程。

能實(shí)現(xiàn)從多個(gè)輸入端中選出一路作為輸出的電路稱為（）

某函數(shù)的卡諾圖如圖所示（1）若b=a，當(dāng)a取何值時(shí)能得到最簡的“與-或”表達(dá)式？ （2） a和b各取何值時(shí)能得到最簡的“與-或”表達(dá)式？

試寫出一位全加器的VHDL程序，其結(jié)構(gòu)體用行為描述法寫。

將一個(gè)包含有16384個(gè)基本單元的存儲電路設(shè)計(jì)設(shè)計(jì)成8位為一個(gè)字節(jié)的ROM，該ROM有（）個(gè)地址，（）個(gè)數(shù)據(jù)讀出線。

試用74LS153雙4選一的數(shù)據(jù)選擇器構(gòu)成1片16選一的數(shù)據(jù)選擇器。

（）的輸出端可直接相連，實(shí)現(xiàn)線與邏輯功能。

譯碼器的邏輯功能是把輸入的二進(jìn)制代碼譯成對應(yīng)的（）。

試比較并聯(lián)比較型、逐次逼近型和雙積分型三種ADC的主要優(yōu)點(diǎn)和缺點(diǎn)，指出它們各自在什么場合下采用？

簡述大規(guī)模數(shù)字邏輯電路設(shè)計(jì)中的自下而上設(shè)計(jì)方法流程。

某函數(shù)的卡諾圖如圖所示（1）若b=a，當(dāng)a取何值時(shí)能得到最簡的“與-或”表達(dá)式？（2） a和b各取何值時(shí)能得到最簡的“與-或”表達(dá)式？

試寫出一位全加器的VHDL程序，其結(jié)構(gòu)體用行為描述法寫。

將一個(gè)包含有16384個(gè)基本單元的存儲電路設(shè)計(jì)設(shè)計(jì)成8位為一個(gè)字節(jié)的ROM，該ROM有（）個(gè)地址，（）個(gè)數(shù)據(jù)讀出線。

試用74LS153雙4選一的數(shù)據(jù)選擇器構(gòu)成1片16選一的數(shù)據(jù)選擇器。

（）的輸出端可直接相連，實(shí)現(xiàn)線與邏輯功能。

試比較并聯(lián)比較型、逐次逼近型和雙積分型三種ADC的主要優(yōu)點(diǎn)和缺點(diǎn)，指出它們各自在什么場合下采用？