<center id="s1frv"></center><fieldset id="s1frv"><optgroup id="s1frv"></optgroup></fieldset>

EDA技術章節(jié)練習(2020.04.29)

問答題
設計五位BCD碼（8421碼）到十六進制數(shù)的轉換器。結果由共陰極數(shù)碼管顯示。
答案：
單項選擇題
下列描述EDA工程設計流程正確的是（）
A.輸入->綜合->布線->下載->仿真
B.布線->仿真->下載->輸入->綜合
C.輸入->綜合->布線->仿真->下載
D.輸入->仿真->綜合->布線->下載
單項選擇題
下列選項中，可以用作QuartusII工程頂層實體名的是（）。
A.計數(shù)器
B.XNOR
C.WRONG
D.DFF
名詞解釋
RTL
答案：寄存器傳輸級（Register Transport Level）
填空題
Verilog HDL的模塊端口定義用來聲明電路設計模塊的（）和（）。
答案：輸入端口；輸出端口
問答題
試分別用IF_THEN語句和CASE語句的表達方式寫出此電路的VHDL程序，選擇控制信號s1和s0的數(shù)據(jù)類型為STD_LOGIC_VECTOR；當s1=“0”，s0=“0”；s1=“0”，s0=“1”；s1=“1”，s0=“0”和s1=“1”，s0=“1”時，分別執(zhí)行y<=a、y<=b、y<=c、y<=d。
答案：
用IF_THEN語句實現(xiàn)4選1多路選擇器

用CASE語句實現(xiàn)4選1多路選擇器
問答題
IP在EDA技術的應用和發(fā)展中的意義是什么？
答案：IP核具有規(guī)范的接口協(xié)議，良好的可移植與可測試性，為系統(tǒng)開發(fā)提供了可靠的保證。
單項選擇題
下列FPGA中不屬于Alter公司產品的是（）
A.FLEX 10K
B.Virtex
C.Stratix
D.Cyclone
單項選擇題
在Verilog HDL的常數(shù)中，高阻態(tài)數(shù)字是用（）表示。
A.X
B.H
C.r
D.Z
問答題
模為7的計數(shù)器，計數(shù)步長由控制信號A、B、C進行控制：ABC=001時，步長為1，計數(shù)規(guī)律為：0-1-2-3-4-5-6-7-0順序計數(shù)；ABC=010時，步長為2，計數(shù)規(guī)律為：0-2-4-6-1-3-5-7-0順序計數(shù)；ABC=110時，步長為1，計數(shù)規(guī)律為：0-7-6-5-4-3-2-1-0順序計數(shù)；（計數(shù)結果由共陰極七段數(shù)碼管顯示）
答案：

<fieldset id="d2s7k"><pre id="d2s7k"><big id="d2s7k"></big></pre></fieldset>

<fieldset id="d2s7k"><optgroup id="d2s7k"></optgroup></fieldset>