<rp id="ouglm"></rp>

EDA技術(shù)章節(jié)練習(xí)(2020.03.30)

問答題
用狀態(tài)機設(shè)計方法設(shè)計兩個路口的交通燈控制器。約定：南北紅東西綠亮30秒，南北紅東西黃亮5秒，南北綠東西紅亮40秒，南北黃東西紅亮5秒stby：檢修信號，當(dāng)其為‘1’時，兩個路口都為黃燈亮，亮的時間受控于stby信號的有效時間再做3秒的延時。
答案：
填空題
印制電路板的（）層主要用于繪制元器件外形輪廓以及標(biāo)識元器件標(biāo)號等。該類層共有兩層。
答案：Silkscreen Layers
單項選擇題
使用QuartusⅡ工具軟件實現(xiàn)原理圖設(shè)計輸入，應(yīng)創(chuàng)建（）文件。
A.bdf
B.vhd
C.bsf
D.smf
填空題
QuartusII的分析與綜合優(yōu)化設(shè)置中，提供了（）、（）和（）三種優(yōu)化選擇。
答案：平衡；面積；速度
填空題
由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生（）個順序脈沖。
答案：16
問答題
設(shè)計含有異步清零和計數(shù)使能的16位二進制加減可控計數(shù)器。
答案：
問答題
子程序分為那兩類，其結(jié)構(gòu)為什么。
答案：子程序有兩種類型，即過程（PROCEDURE）和函數(shù)（FUNCTION）。
FUNCTION 函數(shù)名...
名詞解釋
CPLD
答案：
復(fù)雜可編程邏輯器件（Complex Programmable Logic Device）
單項選擇題
設(shè)計電路板文件的擴展名是（）。
A.Sch
B.ERC
C.PCB
D.DDB
填空題
IEEE于1987年將VHDL采納為（）標(biāo)準(zhǔn)。
答案：IEEE#1076

<thead id="v724f"></thead>

首頁

題庫

網(wǎng)課

在線?？?/h3>

桌面端

EDA技術(shù)章節(jié)練習(xí)(2020.03.30)

印制電路板的（）層主要用于繪制元器件外形輪廓以及標(biāo)識元器件標(biāo)號等。該類層共有兩層。

使用QuartusⅡ工具軟件實現(xiàn)原理圖設(shè)計輸入，應(yīng)創(chuàng)建（）文件。

QuartusII的分析與綜合優(yōu)化設(shè)置中，提供了（）、（）和（）三種優(yōu)化選擇。

由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生（）個順序脈沖。

設(shè)計含有異步清零和計數(shù)使能的16位二進制加減可控計數(shù)器。

子程序分為那兩類，其結(jié)構(gòu)為什么。

CPLD

設(shè)計電路板文件的擴展名是（）。

IEEE于1987年將VHDL采納為（）標(biāo)準(zhǔn)。

EDA技術(shù)章節(jié)練習(xí)(2020.03.30)

印制電路板的（）層主要用于繪制元器件外形輪廓以及標(biāo)識元器件標(biāo)號等。該類層共有兩層。

使用QuartusⅡ工具軟件實現(xiàn)原理圖設(shè)計輸入，應(yīng)創(chuàng)建（）文件。

QuartusII的分析與綜合優(yōu)化設(shè)置中，提供了（）、（）和（）三種優(yōu)化選擇。

由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生（）個順序脈沖。

設(shè)計含有異步清零和計數(shù)使能的16位二進制加減可控計數(shù)器。

子程序分為那兩類，其結(jié)構(gòu)為什么。

CPLD

設(shè)計電路板文件的擴展名是（）。

IEEE于1987年將VHDL采納為（）標(biāo)準(zhǔn)。

印制電路板的（）層主要用于繪制元器件外形輪廓以及標(biāo)識元器件標(biāo)號等。該類層共有兩層。

使用QuartusⅡ工具軟件實現(xiàn)原理圖設(shè)計輸入，應(yīng)創(chuàng)建（）文件。

QuartusII的分析與綜合優(yōu)化設(shè)置中，提供了（）、（）和（）三種優(yōu)化選擇。

由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生（）個順序脈沖。

設(shè)計含有異步清零和計數(shù)使能的16位二進制加減可控計數(shù)器。

子程序分為那兩類，其結(jié)構(gòu)為什么。

設(shè)計電路板文件的擴展名是（）。

IEEE于1987年將VHDL采納為（）標(biāo)準(zhǔn)。