<strong id="r9uep"><pre id="r9uep"></pre></strong>

<bdo id="r9uep"></bdo>

<bdo id="r9uep"><option id="r9uep"></option></bdo>

填空題

if（a）out1<=int1；當a=（）執(zhí)行out1<=int1 else out1<=int2；當a=（）執(zhí)行out1<=int2

答案： 1；0

你可能感興趣的試題

某一純組合電路輸入為in1，in2和in3，輸入出為out，則該電路描述中always的事件表達式應寫為always@（）；若某一時序電路由時鐘clk信號上升沿觸發(fā)，同步高電平復位信號rst清零，該電路描述中always的事件表達是應該寫為always @（）。

答案：（in1，in2，in3 ）；（ posedge clk ）

單項選擇題

在Verilog中定義了宏名 `define sum a+b+c 下面宏名引用正確的是（）

A、out=’sum+d
B、out=sum+d
C、out=`sum+d
D、都正確