<mark id="vzxgk"></mark>

<fieldset id="vzxgk"><optgroup id="vzxgk"></optgroup></fieldset>

單項(xiàng)選擇題

DTL集成電路輸出為高電平，則輸入端（）為低電平。

A.全
B.至少有一個(gè)
C.至少有一個(gè)不
D.全部不

你可能感興趣的試題

單項(xiàng)選擇題

主從JK觸發(fā)器在CP=（）期間，主觸發(fā)器翻轉(zhuǎn)；在CP=（）期間，從觸發(fā)器翻轉(zhuǎn)。

A.1，0
B.0，1
C.1，1
D.0，0

單項(xiàng)選擇題

寬帶放大器的發(fā)射極回路補(bǔ)償，實(shí)際上是降低（）增益，提高（）增益。

A.高頻、中頻
B.中頻、低頻
C.中低頻、高頻
D.高頻、中低頻