- 搜標題
- 搜題干
- 搜選項
問答題
【簡答題】在VHDL設計中，給時序電路清0（復位）有兩種不同方法，它們是什么？如何實現(xiàn)？
答案：
同步和異步復位。
解1：含異步復位和時鐘使能的D觸發(fā)器
解2：含同步復位控制的D觸發(fā)器
你可能感興趣的試題
問答題
【簡答題】用74283（4位二進制全加器）加法器和邏輯門設計實現(xiàn)一位8421BCD碼加法器電路，輸入輸出均是BCD碼，CI為低位的進位信號，CO為高位的進位信號，輸入為兩個1位十進制數(shù)A，輸出用S表示。（化簡）
答案：
解：用74283（4位二進制全加器）加法器和邏輯門設計實現(xiàn)一位8421BCD碼加法器電路。
解：用...
解：用...
