填空題

HDL綜合器就是邏輯綜合的過程，把可綜合的VHDL/Verilog HDL轉(zhuǎn)化成硬件電路時(shí)，包含了三個(gè)過程，分別是（）、（）、（）。

答案： 轉(zhuǎn)化；優(yōu)化；映射
題目列表

你可能感興趣的試題

微信掃碼免費(fèi)搜題