如圖所示的三態(tài)輸出電路,當(dāng)()時(shí),VB≈VDD。
A.E(ENABLE)=1,A=1 B.E(ENABLE)=1,A=0 C.E(ENABLE)=0,A=1 D.E(ENABLE)=0,A=0
A.4LOOP B.DELAYIS C.MAINA/B D.GAMA$1
A.CLK B.INTR C.NMI D.ALE